sdram内存_sdram内存金手指为线

2024-05-28 20:23:55

在接下来的时间里，我将尽力回答大家关于sdram内存的问题，希望我的解答能够给大家带来一些思考。关于sdram内存的话题，我们开始讲解吧。

1.计算机中内存包括哪3类？

2.SODIMM和SDRAM内存区别

3.内存类型DDR3 SDRAM什么意思

4.什么是EDO和SDRAM

5.SDRAM与DDR SDRAM有什么区别？

sdram内存_sdram内存金手指为线

计算机中内存包括哪3类？

计算机当前主要有三种内存，它们分别是：SDRAM（Synchronous Dynamic RAM），DDR-SDRAM(Double Data Rate SDRAM)以及RDRAM（RAMBUS Dynamic RAM）。这篇文章将详细讨论这三种内存，注意当前市场的主流内存DDR-SDRAM已经又划分出若干版本（如DDR-II或GDDR3），这里只是统一介绍DDR-SDRAM的特点。\x0d\\x0d\SDRAM（同步动态随机存取存储器）\x0d\\x0d\ SDRAM是早期内存EDO（Extended Data Output）DRAM内存的改进版本。EDO常见于486或老奔系统上面，其主要缺点在于内存频率和系统频率不一致（不同步），这样将随机出现延迟和等待状态（处理器等待内存传输可用的数据），因此对系统的整体性能影响巨大。SDRAM初始频率为66MHz，这和当时的系统频率相一致。同步的好处显而易见，能够消除不必要的等待时间，尽量保证系统稳定高速的运行。除此之外SDRAM还能够在一个时钟周期之内完成数据存储请求和取回操作，并且能够在下一个时钟周期内准备好数据的传输和接收工作。\x0d\\x0d\DDR-SDRAM（Double Data SDRAM）\x0d\\x0d\ 在SDRAM规格之后，DDR-SDRAM的出现又是一次技术的进步。随着处理器时钟频率和前端总线频率的飞速提升，处理器在一段时间内能够处理的数据总量变得越来越巨大。例如当前的INTEL和AMD的主力产品Pentium 4和Athlon XP的运算速度已经达到了每秒数十亿次的惊人程度。仅仅从芯片的时钟频率看，处理器的性能已经非常了不起了，但由于有限的内存带宽，系统整体性能仍然受到了局限，因此传统的SDRAM内存已经不能够满足新处理器对数据的需求。\x0d\\x0d\DDR-SDRAM在原有的SDRAM基础上使每一个时钟周期输出的数据变为两倍，相当于达到了同频率的SDRAM的最大理论带宽的两倍，从而极大地提升了原本紧缺的内存带宽。DDR-SDRAM输送和接受的数据都明显要多于SDRAM。这对于当前的Athlon XP和Pentium4来说是最合适的搭配了，为了适应不同总线频率的处理器，DDR-SDRAM也衍生出多种不同速率的内存模块。\x0d\\x0d\DDR-SDRAM采用184针DIMM模块，目前主要有以下几种速率：PC1600（200MHz），PC2100（266MHz），PC2700（333MHz），PC3200（400MHz），PC3500（433MHz），PC3700（466MHz），PC400（500MHz），PC4200（533MHz）和PC4400（566MHz）。名称中的第一个数字，如“PC2100”意为此内存模块的最大带宽，也就是每秒最大能够提供多少MB的数据。后面的MHz是此内存运行时的时钟速率。单根DDR-SDRAM的容量从64MB到2GB不等。\x0d\\x0d\RDRAM（RAMBUS Dynamic RAM）\x0d\\x0d\ RDRAM在现在的桌面PC市场上面已经基本绝迹。和DDR-SDRAM不同，RDRAM是一种专利内存标准，由RAMBUS开发研制成功。在1998年RDRAM第一次通过INTEL的鼎力协助进入桌面电脑市场，和高端的Pentium III以及早期的Pentium 4捆绑销售。不过遗憾的是，RAMBUS很快便因为内存技术专利费用的问题卷入了与英飞凌和现代等众多内存生产商的一系列官司纠纷中。\x0d\\x0d\ 由于RAMBUS对RDRAM技术收取专利费用，导致RDRAM价格昂贵，从而抑制了Pentium 4市场的销售，引发了INTEL的不满。再加上一系列的官司让众多内存生产商联合起来抵制RDRAM，转而生产DDR-SDRAM，让RDRAM失去了占领家庭用户和PC发烧友市场最好的机会。

SODIMM和SDRAM内存区别

Flash存储器：

它属于内存器件的一种，是一种非易失性( Non-Volatile )内存。闪存的物理特性与常见的内存有根本性的差异:目前各类 DDR 、 SDRAM 或者 RDRAM 都属于挥发性内存，只要停止电流供应内存中的数据便无法保持，因此每次电脑开机都需要把数据重新载入内存;闪存在没有电流供应的条件下也能够长久地保持数据，其存储特性相当于硬盘，这项特性正是闪存得以成为各类便携型数字设备的存储介质的基础。

DDR存储器：

DDR=Double Data Rate双倍速率同步动态随机存储器。严格的说DDR应该叫DDR SDRAM，人们习惯称为DDR，其中，SDRAM 是Synchronous Dynamic Random Access Memory的缩写，即同步动态随机存取存储器。而DDR SDRAM是Double Data Rate SDRAM的缩写，是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系，因此对于内存厂商而言，只需对制造普通SDRAM的设备稍加改进，即可实现DDR内存的生产，可有效的降低成本。

RAM存储器：

存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。按照存储单元的工作原理，随机存储器又分为静态随机存储器(英文:Static RAM，SRAM)和动态随机存储器(英文Dynamic RAM，DRAM)。

SRAM存储器：

是Static Random Access Memory的缩写，静态存储器，和动态存储器DRAM相对。由于SRAM工作原理是依靠晶体管组合来锁住电平，并不需要进行刷新，只要不断电，数据就不会丢失，因此称为静态RAM。

DRAM存储器：

DRAM(Dynamic Random Access Memory)，即动态随机存取存储器，最为常见的系统内存。DRAM 只能将数据保持很短的时间。为了保持数据，DRAM使用电容存储，所以必须隔一段时间刷新(refresh)一次，如果存储单元没有被刷新，存储的信息就会丢失。 (关机就会丢失数据)

内存类型DDR3 SDRAM什么意思

一、主体不同

1、SDRAM：是有一个同步接口的动态随机存取内存

2、SODIMM：小型双列直插式内存模块。

二、特点不同

1、SDRAM：有一个同步接口，在响应控制输入前会等待一个时钟信号，这样就能和计算机的系统总线同步。时钟被用来驱动一个有限状态机，对进入的指令进行管线(Pipeline)操作。

2、SODIMM：是一种类型的计算机内存模组，主要用于笔记本电脑等一些对尺寸有较高要求的使用场合。

三、结构不同

1、SDRAM：金手指通常是168线，而DDR SDRAM内存条的金手指通常是184线的。

2、SODIMM：具有72管脚（支持32位数据传输）或144管脚或200管脚（支持64位数据传输）。

百度百科-SDRAM

百度百科-SODIMM

什么是EDO和SDRAM

DDR3 SDRAM意思是SDRAM家族的三代内存规格。

DDR3?提供相较于DDR2 SDRAM更高的运行性能与更低的电压，是DDR2 SDRAM（四倍数据率同步动态随机存取存储器）的后继者。

DDR3采用点对点的拓扑架构，以减轻地址/命令与控制总线的负担。采用100nm以下的生产工艺，将工作电压从DDR2的1.8V降至1.5V，增加异步重置（Reset）与ZQ校准功能。

扩展资料

在DDR3系统中，对于内存系统工作非常重要的参考电压信号VREF将分为两个信号，即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，这将有效地提高系统数据总线的信噪等级。

在DDR3系统中，一个内存控制器只与一个内存通道打交道，而且这个内存通道只能有一个插槽，因此，内存控制器与DDR3内存模组之间是点对点（P2P）的关系（单物理Bank的模组），或者是点对双点的关系（双物理Bank的模组），从而大大地减轻了地址/命令/控制与数据总线的负载。

百度百科-DDR3内存

SDRAM与DDR SDRAM有什么区别？

EDO内存　　EDO是Extended Data Out（扩展数据输出）的简称，它取消了主板与内存两个存储周期之间的时间间隔，每隔2个时钟脉冲周期传输一次数据，大大地缩短了存取时间，使存取速度提高30％，达到60ns。EDO内存主要用于72线的SIMM内存条，以及采用EDO内存芯片的PCI显示卡。这种内存流行在486以及早期的奔腾计算机系统中，它有72线和168线之分，采用5V工作电压，带宽32 bit，必须两条或四条成对使用，可用于英特尔430FX/430VX甚至430TX芯片组主板上。目前也已经被淘汰，只能在某些老爷机上见到。 SDRAM　 SDRAM:Synchronous Dynamic Random Access Memory,同步动态随机存取存储器，同步是指Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。

SDRAM从发展到现在已经经历了四代，分别是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM.(显卡上的DDR已经发展到DDR5)

第一代与第二代SDRAM均采用单端（Single-Ended）时钟信号,第三代与第四代由于工作频率比较快，所以采用可降低干扰的差分时钟信号作为同步时钟。

SDR SDRAM的时钟频率就是数据存储的频率，第一代内存用时钟频率命名，如pc100，pc133则表明时钟信号为100或133MHz，数据读写速率也为100或133MHz。

之后的第二，三，四代DDR（Double Data Rate）内存则采用数据读写速率作为命名标准，并且在前面加上表示其DDR代数的符号，PC-即DDR，PC2=DDR2，PC3=DDR3。如PC2700是DDR333，其工作频率是333/2=166MHz，2700表示带宽为2.7G。

DDR的读写频率从DDR200到DDR400，DDR2从DDR2-400到DDR2-800，DDR3从DDR3-800到DDR3-1600。

很多人将SDRAM错误的理解为第一代也就是 SDR SDRAM，并且作为名词解释，皆属误导。

SDR不等于SDRAM。

Pin:模组或芯片与外部电路电路连接用的金属引脚，而模组的pin就是常说的“金手指”。

SIMM：Single In-line Memory Module,单列内存模组。内存模组就是我们常说的内存条，所谓单列是指模组电路板与主板插槽的接口只有一列引脚（虽然两侧都有金手指）。

DIMM：Double In-line Memory Module，双列内存模组。是我们常见的模组类型，所谓双列是指模组电路板与主板插槽的接口有两列引脚，模组电路板两侧的金手指对应一列引脚。

RIMM：registered DIMM，带寄存器的双线内存模块，这种内存槽只能插DDR或Rambus内存。

SO-DIMM:笔记本常用的内存模组。

工作电压：

SDR：3.3V

DDR：2.5V

DDR2：1.8V

DDR3：1.5V

SDRAM内存条的金手指通常是168线，而DDR SDRAM内存条的金手指通常是184线的。

几代产品金手指的缺口数及缺口位置也不同有效防止反插与错插，SDRAM有两个缺口，DDR只有一个缺口。

SDRAM的结构、时序与性能的关系

一、影响性能的主要时序参数

所谓的影响性能是并不是指SDRAM的带宽，频率与位宽固定后，带宽也就不可更改了。但这是理想的情况，在内存的工作周期内，不可能总处于数据传输的状态，因为要有命令、寻址等必要的过程。但这些操作占用的时间越短，内存工作的效率越高，性能也就越好。

非数据传输时间的主要组成部分就是各种延迟与潜伏期。通过上文的讲述，大家应该很明显看出有三个参数对内存的性能影响至关重要，它们是tRCD、CL和tRP。每条正规的内存模组都会在标识上注明这三个参数值，可见它们对性能的敏感性。

以内存最主要的操作——读取为例。tRCD决定了行寻址（有效）至列寻址（读/写命令）之间的间隔，CL决定了列寻址到数据进行真正被读取所花费的时间，tRP则决定了相同L-Bank中不同工作行转换的速度。现在可以想象一下读取时可能遇到的几种情况（分析写入操作时不用考虑CL即可）：

1、要寻址的行与L-Bank是空闲的。也就是说该L-Bank的所有行是关闭的，此时可直接发送行有效命令，数据读取前的总耗时为tRCD+CL，这种情况我们称之为页命中（PH，Page Hit）。

2、要寻址的行正好是前一个操作的工作行，也就是说要寻址的行已经处于选通有效状态，此时可直接发送列寻址命令，数据读取前的总耗时仅为CL，这就是所谓的背靠背（Back to Back）寻址，我们称之为页快速命中（PFH，Page Fast Hit）或页直接命中（PDH，Page Direct Hit）。

3、要寻址的行所在的L-Bank中已经有一个行处于活动状态（未关闭），这种现象就被称作寻址冲突，此时就必须要进行预充电来关闭工作行，再对新行发送行有效命令。结果，总耗时就是tRP+tRCD+CL，这种情况我们称之为页错失（PM，Page Miss）。

显然，PFH是最理想的寻址情况，PM则是最糟糕的寻址情况。上述三种情况发生的机率各自简称为PHR——PH Rate、PFDR——PFH Rate、PMR——PM Rate。因此，系统设计人员（包括内存与北桥芯片）都尽量想提高PHR与PFHR，同时减少PMR，以达到提高内存工作效率的目的。

二、增加PHR的方法

显然，这与预充电管理策略有着直接的关系，目前有两种方法来尽量提高PHR。自动预充电技术就是其中之一，它自动的在每次行操作之后进行预充电，从而减少了日后对同一L-Bank不同行寻址时发生冲突的可能性。但是，如果要在当前行工作完成后马上打开同一L-Bank的另一行工作时，仍然存在tRP的延迟。怎么办？此时就需要L-Bank交错预充电了。

VIA的4路交错式内存控制就是在一个L-Bank工作时，对下一个要工作的L-Bank进行预充电。这样，预充电与数据的传输交错执行，当访问下一个L-Bank时，tRP已过，就可以直接进入行有效状态了。目前VIA声称可以跨P-Bank进行16路内存交错，并以LRU算法进行预充电管理。

有关L-Bank交错预充电（存取）的具体执行在本刊2001年第2期已有详细介绍，这里就不再重复了。

L-Bank交错自动预充电/读取时序图（可点击放大）：L-Bank 0与L-Bank 3实现了无间隔交错读取，避免了tRP对性能的影响三、增加PFHR的方法

无论是自动预充电还是交错工作的方法都无法消除tRCD所带来的延迟。要解决这个问题，就要尽量让一个工作行在进行预充电前尽可能多的接收多个工作命令，以达到背靠背的效果，此时就只剩下CL所造成的读取延迟了（写入时没有延迟）。

如何做到这一点呢？这就是北桥芯片的责任了。在上文的时序图中有一个参数tRAS（Active to Precharge Command，行有效至预充电命令间隔周期）。它有一个范围，对于PC133标准，一般是预充电命令至少要在行有效命令5个时钟周期之后发出，最长间隔视芯片而异（基本在120000ns左右），否则工作行的数据将有丢失的危险。那么这也就意味着一个工作行从有效（选通）开始，可以有120000ns的持续工作时间而不用进行预充电。显然，只要北桥芯片不发出预充电（包括允许自动预充电）的命令，行打开的状态就会一直保持。在此期间的对该行的任何读写操作也就不会有tRCD的延迟。可见，如果北桥芯片在能同时打开的行（页）越多，那么PFHR也就越大。需要强调的是，这里的同时打开不是指对多行同时寻址（那是不可能的），而是指多行同时处于选通状态。我们可以看到一些SDRAM芯片组的资料中会指出可以同时打开多少个页的指标，这可以说是决定其内存性能的一个重要因素。

Intel 845芯片组MCH的资料：其中表明它可以支持24个页面同时处于打开状态

但是，可同时打开的页数也是有限制的。从SDRAM的寻址原理讲，同一L-Bank中不可能有两个打开的行（S-AMP只能为一行服务），这就限制了可同时打开的页面总数。以SDRAM有4个L-Bank，北桥最多支持8个P-Bank为例，理论上最多只能有32个页面能同时处于打开的状态。而如果只有一个P-Bank，那么就只剩下4个页面，因为有几个L-Bank才能有同时打开几个行而互不干扰。Intel 845的MHC虽然可以支持24个打开的页面，那也是指6个P-Bank的情况下（845MCH只支持6个P-Bank）。可见845已经将同时打开页数发挥到了极致。

不过，同时打开页数多了，也对存取策略提出了一定的要求。理论上，要尽量多地使用已打开的页来保证最短的延迟周期，只有在数据不存在（读取时）或页存满了（写入时）再考虑打开新的指定页，这也就是变向的连续读/写。而打开新页时就必须要关闭一个打开的页，如果此时打开的页面已是北桥所支持的最大值但还不到理论极限的话，就需要一个替换策略，一般都是用LRU算法来进行，这与VIA的交错控制大同小异。

1.性能差别

（1）与SDRAM相比：DDR运用了更先进的同步电路，使指定地址、数据的输送和输出主要步骤既独立执行，又保持与CPU完全同步。

（2）DDR使用了DLL(Delay Locked Loop，延时锁定回路提供一个数据滤波信号)技术，当数据有效时，存储控制器可使用这个数据滤波信号来精确定位数据，每16次输出一次，并重新同步来自不同存储器模块的数据。

（3）DDR本质上不需要提高时钟频率就能加倍提高SDRAM的速度，它允许在时钟脉冲的上升沿和下降沿读出数据，因而其速度是标准SDRAM的两倍。

2.外部差别

（1）从外形体积上DDR与SDRAM相比差别并不大，他们具有同样的尺寸和针脚距离。标准的DDR内存条是184引脚线 DIMM(双面引脚内存条)。它很像标准的168引脚线 SDRAM DIMM，只是用了一个凹槽而不是SD上的两个凹槽。

（2）组件的长度也是5.25英寸，主要包含了新的控制、时钟、电源和接地等信号。

（3）DDR内存采用的是支持2.5V电压的SSTL2标准，而不是SDRAM使用的3.3V电压的LVTTL标准。

扩展资料

演变

（1）SDRAM从发展到现在已经经历了五代，分别是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM，第五代DDR4 SDRAM。

（2）第一代SDRAM采用单端（Single-Ended）时钟信号,第二代、第三代与第四代由于工作频率比较快，所以采用可降低干扰的差分时钟信号作为同步时钟。